अब जब तीन उन्नत चिप निर्माताओं ने सीएफईटीएस (पूरक क्षेत्र-प्रभाव ट्रांजिस्टर) का प्रदर्शन किया है, तो भविष्य के प्रोसेसर के ट्रांजिस्टर घनत्व को लगभग दोगुना करने की दृष्टि आकार लेने लगी है। सीएफईटी एक एकल संरचना है जो सीएमओएस तर्क के लिए आवश्यक दो प्रकार के ट्रांजिस्टर को एक साथ रखती है। इस सप्ताह सैन फ्रांसिस्को में आईईईई अंतर्राष्ट्रीय इलेक्ट्रॉनिक उपकरण सम्मेलन में इंटेल, सैमसंग और टीएसएमसी ने ट्रांजिस्टर विकास में अगले चरण को सक्षम करने की दिशा में अपनी प्रगति दिखाई।
चिप कंपनियां 2011 से उपयोग की जाने वाली फिनफेट डिवाइस संरचना से नैनोशीट या ऑल-गेट ट्रांजिस्टर में बदलाव कर रही हैं। ये नाम ट्रांजिस्टर की मूल संरचना को दर्शाते हैं। फिनफेट में, गेट ऊर्ध्वाधर सिलिकॉन पंखों के माध्यम से धारा के प्रवाह को नियंत्रित करता है। नैनोशीट उपकरणों में, पंखों को रिबन के एक सेट में काटा जाता है, प्रत्येक एक गेट से घिरा होता है। सीएफईटी अनिवार्य रूप से लम्बे सिलिकॉन स्ट्रिप्स के ढेर हैं, आधा एक डिवाइस के लिए और आधा दूसरे के लिए। इंटेल इंजीनियरों ने आईईईई स्पेक्ट्रम पत्रिका के दिसंबर 2022 अंक में बताया कि डिवाइस दो प्रकार के ट्रांजिस्टर - एफईटी और पीएफईटी - को एक ही एकीकरण प्रक्रिया में स्टैक करता है।
विशेषज्ञों का अनुमान है कि सीएफईटी सात से 10 वर्षों में व्यावसायिक रूप से उपलब्ध होगा, लेकिन उससे पहले अभी भी बहुत काम किया जाना बाकी है।
इंटेल सीएफईटी का प्रदर्शन करने वाली पहली तीन कंपनियों में से एक थी, जिसने 2020 में आईईडीएम में एक प्रारंभिक संस्करण लॉन्च किया था। इस बार, इंटेल ने सीएफईटी के सबसे सरल सर्किट, इन्वर्टर के आसपास कई सुधारों की सूचना दी। एक सीएमओएस इन्वर्टर स्टैक में दोनों उपकरणों के गेट पर समान इनपुट वोल्टेज भेजता है और एक आउटपुट उत्पन्न करता है जो इनपुट का तार्किक उलटा होता है।
इंटेल के घटक अनुसंधान समूह के मुख्य अभियंता मार्को राडोसावल्जेविक ने बैठक से पहले संवाददाताओं से कहा: "इन्वर्टर एक ही पंख पर पूरा हो गया है। अधिकतम विस्तार पर, इसका आकार एक साधारण सीएमओएस इन्वर्टर का 50% होगा।"
इंटेल का इन्वर्टर सर्किट ऊपर और नीचे के ट्रांजिस्टर (पीला) को जोड़ने के लिए एक नए तरीके पर निर्भर करता है, साथ ही सिलिकॉन के नीचे से एक ट्रांजिस्टर (ग्रे) तक पहुंचने के लिए एक नए तरीके पर निर्भर करता है।
समस्या यह है कि इन्वर्टर सर्किट में दो ट्रांजिस्टर को जोड़ने के लिए आवश्यक सभी इंटरकनेक्ट लाइनों को एक साथ निचोड़ने से क्षेत्र लाभ समाप्त हो जाता है। चीजों को कॉम्पैक्ट रखने के लिए, इंटेल स्टैक्ड डिवाइसों से कनेक्ट होने पर कुछ भीड़भाड़ को खत्म करने की कोशिश कर रहा है। आज के ट्रांजिस्टर में, सभी कनेक्शन डिवाइस के ऊपर से ही आते हैं। लेकिन इस साल के अंत में, इंटेल बैकसाइड पावर ट्रांसफर नामक एक तकनीक का उपयोग करेगा जो इंटरकनेक्ट को सिलिकॉन सतह के ऊपर और नीचे दोनों जगह मौजूद रहने की अनुमति देता है। इस तकनीक के साथ, नीचे के ट्रांजिस्टर को ऊपर के बजाय नीचे से संपर्क किया जाता है, जिससे सर्किट बहुत सरल हो जाता है। परिणामी इन्वर्टर में घनत्व गुणवत्ता होती है जिसे कॉन्टैक्ट पॉलीपिच (सीपीपी, एक ट्रांजिस्टर के गेट से अगले ट्रांजिस्टर के गेट के बीच की न्यूनतम दूरी) कहा जाता है, जो 60 नैनोमीटर है। आज के 5nm नोड चिप्स का CPP लगभग 50nm है।
इसके अलावा, इंटेल ने प्रति डिवाइस नैनोशीट की संख्या दो से तीन तक बढ़ाकर, दो डिवाइसों के बीच की दूरी को 50 नैनोमीटर से घटाकर 30 नैनोमीटर करके और डिवाइस के विभिन्न हिस्सों को जोड़ने के लिए बेहतर ज्यामिति का उपयोग करके सीएफईटी स्टैक की विद्युत विशेषताओं में सुधार किया।
इंटेल के 60 एनएम की तुलना में छोटे फॉर्म फैक्टर का उपयोग करते हुए, सैमसंग ने 48 एनएम और 45 एनएम संपर्क मल्टी-पिच (सीपीपी) के लिए परिणाम दिखाए, हालांकि ये परिणाम पूर्ण इनवर्टर के बजाय व्यक्तिगत उपकरणों के लिए थे। जबकि सैमसंग के दो प्रोटोटाइप सीएफईटी में से छोटे के प्रदर्शन में गिरावट आई, यह महत्वपूर्ण नहीं था, और कंपनी के शोधकर्ताओं का मानना है कि विनिर्माण प्रक्रिया अनुकूलन समस्या का समाधान करेगा।
सैमसंग की सफलता की कुंजी स्टैक्ड पीएफईटी और एनएफईटी उपकरणों के स्रोत और निकास को विद्युत रूप से अलग करने की क्षमता है। पर्याप्त अलगाव के बिना, डिवाइस, जिसे सैमसंग त्रि-आयामी स्टैक्ड फ़ील्ड-इफ़ेक्ट ट्रांजिस्टर (3DSFETs) कहता है, करंट लीक कर सकता है। इस अलगाव को प्राप्त करने में एक महत्वपूर्ण कदम गीले रसायनों से युक्त नक़्क़ाशी चरण को एक नए प्रकार के सूखे नक़्क़ाशी से बदलना है। इससे अच्छे उपकरणों की पैदावार 80% बढ़ जाती है।
इंटेल की तरह, सैमसंग जगह बचाने के लिए डिवाइस के निचले हिस्से को सिलिकॉन के नीचे से छूता है। हालाँकि, कोरियाई चिप निर्माता इंटेल के तीन के बजाय प्रत्येक युग्मित डिवाइस में केवल एक नैनोशीट का उपयोग करने में अमेरिकी कंपनी से भिन्न है। इसके शोधकर्ताओं के अनुसार, नैनोशीट्स की संख्या बढ़ने से सीएफईटी के प्रदर्शन में सुधार होगा।
सैमसंग की तरह, TSMC ने औद्योगिक रूप से प्रासंगिक 48nm पिच को सफलतापूर्वक हासिल कर लिया है। जो चीज इसके उपकरणों को अद्वितीय बनाती है वह एक नया दृष्टिकोण है जो ऊपर और नीचे के उपकरणों के बीच अलगाव बनाए रखने के लिए एक ढांकता हुआ परत बनाता है। नैनोशीट आम तौर पर सिलिकॉन और सिलिकॉन जर्मेनियम की वैकल्पिक परतों से बनती हैं। प्रक्रिया में उचित चरणों के दौरान, सिलिकॉन जर्मेनियम-विशिष्ट नक़्क़ाशी विधियां इन सामग्रियों को हटा देती हैं, जिससे सिलिकॉन नैनोवायर मुक्त हो जाते हैं। टीएसएमसी दो उपकरणों को अलग करने के लिए एक सिलिकॉन जर्मेनियम परत का उपयोग करता है, यह जानते हुए कि सिलिकॉन जर्मेनियम परत अन्य सिलिकॉन जर्मेनियम परतों की तुलना में तेजी से खोदेगी, इसलिए यह विशेष रूप से उच्च जर्मेनियम सामग्री के साथ एक सिलिकॉन जर्मेनियम परत का उपयोग करती है। इस तरह, सिलिकॉन नैनोवायर जारी करने से पहले कई चरणों में अलगाव परत बनाई जा सकती है।