कृत्रिम बुद्धिमत्ता कंप्यूटिंग शक्ति प्रतियोगिता में, एक लंबे समय से कम महत्व वाला लिंक-चिप उन्नत पैकेजिंग-तेजी से एक नई बाधा में विकसित हो रहा है। वर्तमान में, कृत्रिम बुद्धिमत्ता कंप्यूटिंग के लिए उपयोग किए जाने वाले लगभग सभी चिप्स को बाहरी दुनिया के साथ बातचीत करने के लिए सर्वर, कार और रोबोट जैसे हार्डवेयर सिस्टम में स्थापित करने से पहले पैक किया जाना चाहिए। हालाँकि, यह प्रमुख प्रक्रिया अब एशिया में अत्यधिक केंद्रित है, और कम उत्पादन क्षमता की समस्या तेजी से प्रमुख हो गई है।
टीएसएमसी द्वारा एरिज़ोना में दो नए उन्नत पैकेजिंग प्लांट बनाने की योजना के साथ, और एलोन मस्क ने अपने कस्टम चिप प्रोजेक्ट के लिए पैकेजिंग सेवाएं प्रदान करने के लिए इंटेल को चुना, उद्योग श्रृंखला में यह लिंक जिसे पहले "बैक-एंड प्रोसेस" माना जाता था, पहली बार सुर्खियों में आया है। जॉर्जटाउन यूनिवर्सिटी में सेंटर फॉर सिक्योरिटी एंड इमर्जिंग टेक्नोलॉजीज के जॉन वर्वे ने बताया कि अगर कंपनियां पहले से ही पूंजीगत व्यय में उल्लेखनीय वृद्धि नहीं करती हैं, तो अगले कुछ वर्षों में वेफर फैब उत्पादन के विस्तार के जवाब में उन्नत पैकेजिंग "जल्दी ही एक बाधा बन जाएगी"।
सीएनबीसी के साथ एक दुर्लभ साक्षात्कार में, टीएसएमसी के उत्तरी अमेरिकी पैकेजिंग समाधान के प्रमुख पॉल रूसो ने कहा कि कंपनी की सबसे उन्नत पैकेजिंग तकनीक से संबंधित व्यवसाय "बहुत प्रभावशाली दर से बढ़ रहा है।" वर्तमान में, बड़े पैमाने पर उत्पादन में TSMC की सबसे उन्नत पैकेजिंग प्रक्रिया "चिप ऑन वेफर ऑन सबस्ट्रेट" (CoWoS) है। रूसो ने खुलासा किया कि यह व्यवसाय लगभग 80% की चक्रवृद्धि वार्षिक वृद्धि दर से बढ़ रहा है।
सबसे मजबूत मांग वाले इस क्षेत्र में, कृत्रिम बुद्धिमत्ता की दिग्गज कंपनी एनवीडिया ने टीएसएमसी की सबसे उन्नत CoWoS उत्पादन क्षमता को बुक कर लिया है, जिससे यह उन्नत पैकेजिंग में ताइवान की अग्रणी फाउंड्री का बिल्कुल भारी ग्राहक बन गया है। हालाँकि, तकनीकी क्षमताओं के मामले में, अमेरिकी चिप निर्माता इंटेल TSMC के साथ प्रतिस्पर्धा करने में सक्षम है।
इंटेल हाल के वर्षों में अपने फाउंड्री व्यवसाय को विकसित करने के लिए प्रतिबद्ध है, लेकिन बाहरी ग्राहकों के लिए अत्याधुनिक चिप्स तैयार करने में उसके पास अभी भी "प्रतिष्ठित प्रमुख ग्राहक" का अभाव है। इसके विपरीत, इसके पैकेजिंग व्यवसाय में पहले से ही अमेज़ॅन और सिस्को सहित कई ग्राहक हैं, और 2022 से बाहरी ग्राहकों को उन्नत पैकेजिंग सेवाएं प्रदान कर रहा है। मंगलवार को, मस्क ने इंटेल के साथ अपने सहयोग को और गहरा किया और घोषणा की कि इंटेल टेक्सास में नियोजित "टेराफैब" कारखाने में स्पेसएक्स, एक्सएआई और टेस्ला द्वारा उत्पादित अनुकूलित चिप्स के लिए पैकेजिंग सेवाएं प्रदान करेगा। फैक्ट्री का लक्ष्य एआई के विकास को समर्थन देने के लिए प्रति वर्ष 1 टेरावाट कंप्यूटिंग शक्ति के बराबर चिप्स प्रदान करना है।
वर्तमान में, इंटेल की अधिकांश अंतिम पैकेजिंग प्रक्रियाएं वियतनाम, मलेशिया और चीन में स्थित हैं, जबकि न्यू मैक्सिको, ओरेगन और चैंडलर, एरिजोना में कारखाने इसकी सबसे उन्नत पैकेजिंग प्रक्रियाओं का हिस्सा हैं। जैसे-जैसे एआई अनुप्रयोगों में चिप घनत्व, प्रदर्शन और ऊर्जा दक्षता की आवश्यकताएं बढ़ती जा रही हैं, "मूर का नियम", जो पारंपरिक रूप से कंप्यूटिंग शक्ति बढ़ाने के लिए सिकुड़ते ट्रांजिस्टर पर निर्भर करता है, भौतिक सीमा के करीब पहुंच रहा है। उद्योग ने मूर के नियम को "तीसरे आयाम" में विस्तारित करने के लिए उन्नत पैकेजिंग को एक प्रमुख प्रौद्योगिकी मार्ग के रूप में मानना शुरू कर दिया है।
पिछले कुछ दशकों में, उद्योग आमतौर पर पूरे वेफर को अलग-अलग चिप्स (डाई) में काटता है, उन्हें अलग से पैक करता है, और उन्हें सब्सट्रेट के माध्यम से कंप्यूटर, मोबाइल फोन और ऑटोमोबाइल जैसे टर्मिनल सिस्टम से जोड़ता है। जैसे-जैसे कृत्रिम बुद्धिमत्ता-संचालित चिप्स की जटिलता बढ़ी है, पिछले पांच या छह वर्षों में अधिक जटिल पैकेजिंग विधियां तेजी से उभरी हैं: कई लॉजिक चिप्स और उच्च-बैंडविड्थ मेमोरी चिप्स को अब अलग-अलग पैक नहीं किया जाता है, बल्कि एक बड़े सिस्टम-स्तरीय चिप में एकीकृत किया जाता है, जैसे कि जीपीयू। उन्नत पैकेजिंग का मुख्य कार्य इन विभिन्न चिप्स को एक ही पैकेजिंग प्रणाली के भीतर उच्च घनत्व पर आपस में जोड़ना और उनके और बाहरी प्रणालियों के बीच कुशल संचार सुनिश्चित करना है।
चिप विश्लेषक पैट्रिक मूरहेड ने याद किया कि लगभग पांच या छह साल पहले, कुछ निर्माताओं ने बड़े पैमाने पर ऐसी उन्नत पैकेजिंग को अपनाया था। उस समय, पैकेजिंग प्रक्रिया को अक्सर "तथ्य के बाद की प्रक्रिया" माना जाता था और यहां तक कि इसे कम अनुभवी इंजीनियरों को भी सौंप दिया जाता था। अब, उन्होंने कहा, पैकेजिंग "स्पष्ट रूप से चिप जितनी ही महत्वपूर्ण है।"
CoWoS सेगमेंट में, जो वर्तमान में सबसे अधिक बाजार का ध्यान आकर्षित करता है, Nvidia ने TSMC की अधिकांश प्रमुख उत्पादन क्षमता को लॉक कर दिया है, इतना अधिक कि TSMC को कुछ अपेक्षाकृत सरल प्रक्रियाओं को तीसरे पक्ष की कंपनियों को आउटसोर्स करना पड़ा, जिसमें दुनिया की सबसे बड़ी चिप पैकेजिंग और परीक्षण फाउंड्री, ASE सेमीकंडक्टर (ASE) और Amkor Technology (Amkor) शामिल हैं। एएसई को उम्मीद है कि उसका उन्नत पैकेजिंग व्यवसाय राजस्व 2026 में दोगुना हो जाएगा और ताइवान में बड़े पैमाने पर नई फैक्ट्री का निर्माण करेगा। इसकी सहायक कंपनी SPIL ने एक नया पैकेजिंग बेस भी खोला है। NVIDIA के सीईओ हुआंग रेनक्सुन व्यक्तिगत रूप से रिबन काटने में शामिल हुए।
बढ़ती मांग का सामना करते हुए, टीएसएमसी ताइवान में दो नए पैकेजिंग संयंत्रों में तेजी ला रही है और संयुक्त राज्य अमेरिका के एरिजोना में दो उन्नत पैकेजिंग संयंत्रों का निर्माण कर रही है। वर्तमान में, यहां तक कि फीनिक्स में टीएसएमसी के उन्नत वेफर फैब में उत्पादित चिप्स को भी ग्राहकों को भेजे जाने से पहले पैक करने के लिए ताइवान में वापस भेजने की आवश्यकता होती है, जिसका अर्थ है कि चिप्स को संयुक्त राज्य अमेरिका और एशिया के बीच "आगे और पीछे यात्रा" करने की आवश्यकता होती है। टीएसएमसी ने अभी तक सार्वजनिक खुलासा नहीं किया है कि उसका अमेरिकी पैकेजिंग प्लांट कब उत्पादन में आएगा।
टेकसर्च इंटरनेशनल में पैकेजिंग के क्षेत्र में एक आधिकारिक शोधकर्ता जेन वर्दमान ने कहा कि पैकेजिंग उत्पादन क्षमता को सीधे एरिजोना वेफर फैब के बगल में स्थापित करने से डिलीवरी चक्र काफी छोटा हो जाएगा और एशिया और संयुक्त राज्य अमेरिका के बीच चिप्स के परिवहन को आगे और पीछे से रोका जा सकेगा, जिससे ग्राहकों की संतुष्टि में काफी सुधार होगा। इंटेल ने विनिर्माण और पैकेजिंग का एक एकीकृत लेआउट बनाने के लिए एरिजोना में अपने उन्नत 18ए प्रोसेस चिप विनिर्माण संयंत्र के पास कुछ पैकेजिंग परिचालन भी शुरू किया है।
हालाँकि इंटेल ने अभी तक 18ए वेफर फाउंड्री में "प्रतिष्ठित प्रमुख ग्राहक" नहीं जीता है, इसके फाउंड्री सेवा विभाग के प्रमुख मार्क गार्डनर ने कहा कि 2022 के बाद से, कंपनी ने अमेज़ॅन और सिस्को सहित ग्राहकों को लगातार पैकेजिंग सेवाएं प्रदान की हैं। दूसरी ओर, एनवीडिया इंटेल की पैकेजिंग क्षमताओं के उपयोग की भी खोज कर रहा है, जो इंटेल में इसके पिछले 5 बिलियन अमेरिकी डॉलर के निवेश और अमेरिकी सरकार के 2025 में इंटेल में 8.9 बिलियन अमेरिकी डॉलर के निवेश को प्रतिबिंबित करता है। मूरहेड का मानना है कि चिप कंपनियां अमेरिकी सरकार को दिखाना चाहती हैं कि वे इंटेल के साथ सहयोग करने के इच्छुक हैं, और वेफर विनिर्माण को सीधे इंटेल को सौंपने की तुलना में पैकेजिंग व्यवसाय के माध्यम से सहयोग कम जोखिम वाला है।
यह पूछे जाने पर कि क्या इंटेल अंततः उन्नत पैकेजिंग के "साइड डोर" के माध्यम से चिप निर्माण क्षेत्र में भारी ग्राहकों को प्राप्त कर सकता है, गार्डनर ने कहा कि कुछ ग्राहकों के लिए, उन्नत पैकेजिंग "प्रवेश पथ का गठन करती है।" उनके विचार में, एक "वन-स्टॉप" सेवा जो डिज़ाइन, विनिर्माण और पैकेजिंग को एक ही स्थान पर एकीकृत करती है, कई फायदे ला सकती है।
मस्क को चिप निर्माण और पैकेजिंग दोनों में इंटेल तकनीक को पूरी तरह से अपनाने वाले शुरुआती ग्राहकों में से एक होने की उम्मीद है। इंटेल ने इस सप्ताह लिंक्डइन पर एक बयान जारी कर कहा कि कंपनी के पास बड़े पैमाने पर "अल्ट्रा-हाई-परफॉर्मेंस चिप्स को डिजाइन, निर्माण और पैकेज करने" की क्षमता है और यह मस्क के टेराफैब प्रोजेक्ट को प्रति वर्ष 1 टेरावाट एआई कंप्यूटिंग पावर उत्पादन क्षमता के महत्वाकांक्षी लक्ष्य को प्राप्त करने में मदद करेगी।
प्रौद्योगिकी विकास पथ पर, उद्योग पारंपरिक द्वि-आयामी पैकेजिंग से अधिक जटिल 2.5डी और यहां तक कि 3डी पैकेजिंग की ओर बढ़ रहा है। सीपीयू जैसे पारंपरिक चिप्स के लिए, द्वि-आयामी पैकेजिंग अभी भी मुख्यधारा है, लेकिन जीपीयू जैसे अत्यधिक जटिल कंप्यूटिंग चिप्स के लिए, टीएसएमसी के CoWoS जैसे उन्नत पैकेजिंग समाधान महत्वपूर्ण बन गए हैं। 2.5डी आर्किटेक्चर के तहत, चिप्स उच्च-घनत्व से जुड़े "इंटरपोज़र" की एक परत के माध्यम से अधिक निकटता से जुड़े होते हैं, और उच्च-बैंडविड्थ मेमोरी (एचबीएम) कंप्यूटिंग चिप को घेर सकती है, इस प्रकार सिस्टम स्तर पर "मेमोरी वॉल" समस्या को काफी कम कर देती है।
रूसो ने बताया कि चूंकि अपनी कंप्यूटिंग शक्ति का पूरी तरह से उपयोग करने के लिए एक कंप्यूटिंग चिप में पर्याप्त मेमोरी भरना मुश्किल है, TSMC द्वारा CoWoS लॉन्च करने के बाद, यह HBM को बहुत ही कुशल तरीके से कंप्यूटिंग चिप से जोड़ने और आर्किटेक्चर से समग्र प्रदर्शन में सुधार करने में सक्षम था। चूंकि TSMC ने 2012 में 2.5D CoWoS तकनीक के व्यावसायीकरण का बीड़ा उठाया है, यह कई पीढ़ियों के उन्नयन से गुजर चुका है। टीएसएमसी ने कहा कि एनवीडिया की नवीनतम पीढ़ी का ब्लैकवेल जीपीयू उसकी नवीनतम पीढ़ी की पैकेजिंग तकनीक CoWoS‑L का उपयोग करने वाला पहला उत्पाद है, और यह सबसे उन्नत उत्पादन क्षमता का हिस्सा है जिसे अब व्यापक रूप से "एनवीडिया द्वारा लगभग लपेटा हुआ" माना जाता है।
इंटेल के लिए, इसकी प्रमुख उन्नत पैकेजिंग तकनीक ईएमआईबी (एम्बेडेड मल्टी-डाई इंटरकनेक्ट ब्रिज) है। यह समाधान कार्यात्मक रूप से टीएसएमसी की इंटरपोजर तकनीक के समान है, लेकिन पूरे इंटरपोजर के बजाय एम्बेडेड सिलिकॉन पुलों का उपयोग करता है, और सिलिकॉन वेफर्स के छोटे टुकड़ों को एम्बेड करता है जहां लागत कम करने के लिए उच्च-घनत्व इंटरकनेक्शन की आवश्यकता होती है। गार्डनर ने कहा कि "केवल जहां आवश्यक हो वहां सिलिकॉन के बहुत छोटे टुकड़े एम्बेड करके महत्वपूर्ण लागत लाभ प्राप्त किया जा सकता है।"
साथ ही, टीएसएमसी और इंटेल जैसी कंपनियां अगले चरण - ट्रू 3डी पैकेजिंग - के लेआउट में तेजी ला रही हैं। इंटेल अपनी 3डी पैकेजिंग तकनीक को फोवरोस डायरेक्ट कहता है, जबकि टीएसएमसी ने "सिस्टम ऑन इंटीग्रेटेड चिप्स (एसओआईसी)" लॉन्च किया है। अगल-बगल रखे गए 2.5डी चिप्स के विपरीत, 3डी पैकेजिंग चिप्स को "स्टैक" करने के लिए एक ऊर्ध्वाधर स्टैकिंग विधि अपनाती है। रूसो के अनुसार, यह कई चिप्स को विद्युत विशेषताओं और प्रदर्शन के मामले में "लगभग एक चिप की तरह काम करने" की अनुमति देता है, जिससे प्रदर्शन में उछाल का एक नया दौर आता है।
रूसो का अनुमान है कि बाजार में TSMC की SoIC प्रक्रिया का उपयोग करके पैक किए गए उत्पादों को वास्तविक पैमाने पर लॉन्च करने में कुछ और साल लगेंगे। इस प्रक्रिया में, सैमसंग, एसके हाइनिक्स और माइक्रोन जैसे स्टोरेज निर्माता भी अपने संबंधित कारखानों में उन्नत पैकेजिंग को बढ़ावा दे रहे हैं, मेमोरी बैंडविड्थ और एआई प्रशिक्षण और अनुमान के लिए क्षमता की अत्यधिक मांगों को पूरा करने के लिए उच्च-बैंडविड्थ मेमोरी उत्पादों के निर्माण के लिए मेमोरी चिप्स को लंबवत रूप से स्टैक करने के लिए 3 डी पैकेजिंग तकनीक का उपयोग कर रहे हैं।
शिपमेंट की गति को तेज करते हुए, स्टोरेज और लॉजिक चिप निर्माता "हाइब्रिड बॉन्डिंग" नामक एक नई पैकेजिंग प्रक्रिया को भी बढ़ावा दे रहे हैं, जो पारंपरिक सोल्डर बम्प्स को बदलने के लिए तांबे के पैड का उपयोग करता है, जिससे चिप स्टैकिंग के घनत्व में काफी सुधार होता है। पैकेजिंग विशेषज्ञ वर्दमान ने बताया कि तांबे के पैड से तांबे के पैड के सीधे संबंध को साकार करके, चिप्स के बीच की दूरी को लगभग शून्य तक संपीड़ित किया जा सकता है, जो न केवल बिजली की खपत के प्रदर्शन में सुधार करता है, बल्कि बेहतर विद्युत विशेषताओं को भी लाता है, क्योंकि "सबसे छोटा रास्ता सबसे अच्छा रास्ता है।"
एआई युग में, पैकेजिंग लिंक, जो कभी आपूर्ति श्रृंखला के पीछे के छोर पर स्थित था और अगोचर था, चिप उद्योग की नई रणनीतिक कमांडिंग ऊंचाइयां बन रहा है। इस तेजी से प्रतिस्पर्धी ट्रैक पर, एनवीडिया से मस्क तक, टीएसएमसी से इंटेल तक, सभी पार्टियां अगली पीढ़ी के एआई चिप्स के "अंतिम मील" में प्रभुत्व के लिए प्रतिस्पर्धा कर रही हैं।