पिछले साल यह बताया गया था कि सैमसंग, एसके हाइनिक्स और माइक्रोन सहित DRAM निर्माताओं ने चिप डिजाइन, नियंत्रक सत्यापन और पैकेज मॉड्यूल एकीकरण पर ध्यान केंद्रित करते हुए पहले ही DDR6 का विकास शुरू कर दिया है। DRAM निर्माताओं ने DDR6 प्रोटोटाइप चिप्स का डिज़ाइन पूरा कर लिया है और इंटरफ़ेस परीक्षण करने के लिए इंटेल और AMD जैसे मेमोरी कंट्रोलर और प्लेटफ़ॉर्म निर्माताओं के साथ काम कर रहे हैं।
द एलेक रिपोर्ट के अनुसार, सैमसंग, एसके हाइनिक्स और माइक्रोन जैसे DRAM निर्माताओं ने हाल ही में मोटाई, स्टैकिंग संरचना और वायरिंग सहित सब्सट्रेट आपूर्तिकर्ताओं के साथ DDR6 मेमोरी मॉड्यूल के विकास का समन्वय किया है। DDR6 प्रोटोटाइप उत्पादों का वर्तमान में उत्पादन और सत्यापन किया जा रहा है, और यह कार्य JEDEC सॉलिड स्टेट टेक्नोलॉजी एसोसिएशन की देखरेख में भी आयोजित किया जाता है।
JEDEC 2024 में DDR6 का प्रारंभिक मसौदा प्रदान करता है, जिससे प्रदर्शन और वास्तुकला में महत्वपूर्ण प्रगति होती है। यह मल्टी-चैनल डिज़ाइन में बदल जाता है और 4×24-बिट उप-चैनल का उपयोग करता है, जो DDR5 के 2×32-बिट सेटअप से अलग है। यह बेहतर समानांतर प्रसंस्करण, डेटा प्रवाह और बैंडविड्थ उपयोग लाएगा, और निश्चित रूप से मॉड्यूल I/O डिज़ाइन और सिग्नल अखंडता के लिए उच्च आवश्यकताओं को भी सामने रखता है।
DDR6 स्पीड 8.8 Gbps से शुरू होकर 17.6 Gbps तक जाने की उम्मीद है, संभवतः 21 Gbps तक भी बढ़ सकती है। साथ ही, DDR6 नए CAMM2 मानक का समर्थन करता है, जो लंबे समय से उपयोग किए जाने वाले SO-DIMM और DIMM मानकों को प्रतिस्थापित करता है, उच्च बैंडविड्थ, उच्च घनत्व, कम प्रतिबाधा और स्लिमर फॉर्म फैक्टर प्रदान करता है, और पारंपरिक मेमोरी स्लॉट की भौतिक सीमाओं को भी हल करता है।
वर्तमान में, उद्योग ने DDR5 में परिवर्तन पूरा कर लिया है। पिछले साल, सर्वर बाज़ार में इसकी हिस्सेदारी 80% से अधिक थी और इस साल इसके 90% तक पहुंचने की उम्मीद है। मूल रूप से, JEDEC पहले DDR6 मानक विनिर्देश जारी कर सकता था, लेकिन मोटाई, सिग्नल उपयोग, पावर रेंज और पिन डिज़ाइन सहित कुछ प्रमुख विशिष्टताओं को अंतिम रूप नहीं दिया गया है। यह बदल जाएगा क्योंकि DRAM निर्माता DDR6 मानक उत्पादों के विकास में तेजी लाएंगे, 2028 और 2029 के बीच व्यावसायीकरण की उम्मीद है।