सार:
हुआवेई के सेमीकंडक्टर बिजनेस यूनिट के अध्यक्ष हे टिंगबो ने हाल ही में एक पेपर प्रकाशित किया था "हुआवेई की τ चिप को पिघलाया जाना चाहिए था?" चाइनाएक्सिव पर, जो चीनी विज्ञान अकादमी के वैज्ञानिक पत्रों के लिए एक पूर्व-रिलीज़ मंच है। पहली बार, उन्होंने उद्योग के संदेह का सीधे जवाब देने के लिए बड़े पैमाने पर उत्पादित चिप्स के वास्तविक मापा डेटा का उपयोग किया कि 3 डी स्टैकिंग अनिवार्य रूप से गर्मी उत्पन्न करेगी।
पेपर ने खुलासा किया कि लॉजिक फोल्डिंग तकनीक का उपयोग करके किरिन 2026 चिप का ट्रांजिस्टर घनत्व 155 मिलियन से बढ़कर 238 मिलियन प्रति वर्ग मिलीमीटर हो गया, जो 55% की वृद्धि है। यह वृद्धि पिछले तीन वर्षों में पारंपरिक शिल्प के लघुकरण के परिणामों के बराबर है।
उसी प्रदर्शन के तहत, एनपीयू बिजली की खपत में 66% की गिरावट आई, जीपीयू बिजली की खपत में 58% की गिरावट आई, और सीपीयू प्रदर्शन कोर बिजली की खपत में 41% की गिरावट आई। जब एनपीयू ने 29 TOPS की समान कंप्यूटिंग शक्ति बनाए रखी, तो आवृत्ति 63% कम हो गई, वोल्टेज 0.85V से घटकर 0.55V हो गया, और बिजली घनत्व 73% कम हो गया।
हे टिंगबो ने बताया कि चिप की अधिकांश ऊर्जा खपत ट्रांजिस्टर गणना में नहीं, बल्कि धातु तारों के माध्यम से डेटा ट्रांसमिशन में होती है। लॉजिक फोल्डिंग प्लेनर सर्किट को लंबवत रूप से स्टैक करता है और लंबे क्षैतिज निशानों को बहुत छोटे ऊर्ध्वाधर इंटरकनेक्ट के साथ बदल देता है। विशिष्ट कोर वायरिंग की लंबाई लगभग 20% कम कर दी जाती है और महत्वपूर्ण पथ 70% तक छोटा कर दिया जाता है।
ट्रेस को छोटा करने से सीधे इंटरकनेक्ट कैपेसिटेंस कम हो जाता है, और सर्किट ऑपरेटिंग वोल्टेज को और कम कर सकता है। गतिशील बिजली की खपत वोल्टेज के वर्ग के समानुपाती होती है, जिसके परिणामस्वरूप अधिक बिजली की खपत होती है। एक निश्चित मॉड्यूल में क्लॉक बफ़र्स की संख्या 43,600 से घटाकर 19,000 कर दी गई, जो आधे से भी अधिक कम हो गई।
थर्मल प्रबंधन के संदर्भ में, हुआवेई थर्मल-अवेयर ज़ोनिंग और लेआउट योजना रणनीतियों को अपनाती है। यह डिज़ाइन चरण के दौरान जानबूझकर उच्च-शक्ति सर्किट को मोड़ने से बचाता है और उच्च-शक्ति उप-प्रणालियों को अंतरिक्ष में आसन्न होने से रोकता है। सबसे अधिक गर्मी उत्पन्न करने वाले मॉड्यूल वहां रखे जाते हैं जहां गर्मी अपव्यय पथ सबसे स्पष्ट होता है।
किरिन 2026 लॉजिकल फोल्डिंग को अपनाने वाला पहला मोबाइल SoC है। 1.5 माइक्रोन हाइब्रिड बॉन्डिंग पिच का उपयोग करके, 50 मिलियन वर्टिकल इंटरकनेक्ट हासिल किए जाते हैं। हुआवेई इस बात पर जोर देती है कि ये प्रदर्शन अंतर पूरी तरह से वास्तुशिल्प परिवर्तनों से आते हैं और नई फोटोलिथोग्राफी प्रक्रियाओं का उपयोग नहीं करते हैं।
हालांकि, लॉजिकल फोल्डिंग सभी मॉड्यूल पर लगातार काम नहीं करती है, और विभिन्न कंप्यूटिंग इकाइयों के लाभ काफी भिन्न होते हैं।
डीएसपी मॉड्यूल की कुल बिजली खपत 25% कम हो गई, लेकिन क्योंकि चिप क्षेत्र एक साथ 40% कम हो गया, बिजली घनत्व 24% बढ़ गया। किरिन 2027 ने इस समस्या का समाधान कर दिया है। हालाँकि, सीरियल कंप्यूटिंग विशेषताओं के कारण सीपीयू प्रदर्शन कोर के लाभ अपेक्षाकृत सीमित हैं, और बिजली की खपत 41% कम हो जाती है।
टिप्पणियाँ