सार:
एएमडी के सीईओ सु ज़िफेंग ने 2026 ओपन कंप्यूट प्रोजेक्ट ग्लोबल समिट में अगली पीढ़ी के ईपीवाईसी प्रोसेसर वेरानो का प्रदर्शन किया। एएमडी ने पुष्टि की कि वेरानो एलपीडीडीआर मेमोरी इंटरफेस का उपयोग करने वाला पहला ईपीवाईसी उत्पाद होगा और इसे 2027 में लॉन्च करने की योजना है। इसे एआई सर्वर होस्ट नोड प्रोसेसर के रूप में तैनात किया जाएगा, जो डेटा और कार्यों को शेड्यूल करने और जीपीयू एक्सेलेरेटर के लिए समर्थन प्रदान करने के लिए जिम्मेदार होगा। एएमडी का आधिकारिक पृष्ठ ईपीवाईसी 9006 एलपी श्रृंखला को एआई होस्ट नोड्स के रूप में रखता है, जो सिस्टम ऊर्जा दक्षता और त्वरक उपयोग में सुधार पर जोर देता है।
मेमोरी के संदर्भ में, वेरानो को LPDDR5X और SOCAMM2 मॉड्यूल का उपयोग करने वाले के रूप में वर्णित किया गया है। SOCAMM2 एक बदली जाने योग्य कम-पावर मेमोरी मॉड्यूल है जिसका उद्देश्य सीमित रैक स्थान में उच्च बैंडविड्थ और क्षमता प्रदान करना है। हालाँकि, एएमडी की घोषणा ने केवल एलपीडीडीआर मेमोरी इंटरफ़ेस की पुष्टि की और अंतिम मेमोरी प्रकार, क्षमता, चैनल संख्या, गति या मॉड्यूल कॉन्फ़िगरेशन की घोषणा नहीं की; LPDDR5X और SOCAMM2 के विशिष्ट संयोजन को अभी भी पूर्ण अंतिम विनिर्देश तालिका के बजाय पिछले डेटा और प्रदर्शन जानकारी के आधार पर मीडिया द्वारा संकलित एक विनिर्देश सुराग के रूप में माना जाना चाहिए।
एएमडी के शुरुआती खुलासे ने एकल-सॉकेट वेरानो में अधिकतम 72 कोर की ओर इशारा किया, और नया उभरा 192-कोर विवरण एकल प्रोसेसर या दोहरे-सॉकेट सिस्टम कॉन्फ़िगरेशन का प्रतिनिधित्व कर सकता है; वर्तमान में ऐसी कोई सार्वजनिक विनिर्देश शीट नहीं है जो यह बता सके कि यह संख्या चिप, डुअल-सॉकेट सर्वर या संपूर्ण सिस्टम को संदर्भित करती है या नहीं। पिछली एएमडी प्रौद्योगिकी पूर्वावलोकन सामग्री में वेरानो को 72 कोर और 144 थ्रेड तक बताया गया है, और लगभग 5GHz की अधिकतम आवृत्ति और 112Gbps की अधिकतम आवृत्ति के साथ एक xGMI इंटरकनेक्ट सूचीबद्ध किया गया है। हालाँकि, ये पैरामीटर भी आधिकारिक बड़े पैमाने पर उत्पादन मॉडल विनिर्देशों के बराबर नहीं हैं, और अंतिम कॉन्फ़िगरेशन को जारी होने पर एएमडी द्वारा पुष्टि की जानी बाकी है।
पैकेज में कंप्यूटिंग चिप्स के आठ सेट, दो बड़े I/O चिप्स और LPDDR5X नियंत्रकों के चार सेट शामिल हो सकते हैं, और यह अनुमान लगाया गया है कि कंप्यूटिंग चिप्स उच्च-घनत्व ज़ेन 6c संस्करण के बजाय मानक ज़ेन 6 कोर का उपयोग कर सकते हैं। ये तस्वीरों की उपस्थिति की व्याख्याएं हैं, और एएमडी ने सार्वजनिक रूप से मरने की संख्या या लेआउट की पुष्टि नहीं की है। एएमडी आधिकारिक तौर पर वेरानो को केवल छठी पीढ़ी के ईपीवाईसी उत्पाद के रूप में संदर्भित करता है और कहा है कि वह अपने डेटा सेंटर-उन्मुख मार्ग को जारी रखेगा; कंपनी ने पहले भी पुष्टि की है कि वेरानो टीएसएमसी की 2-नैनोमीटर प्रक्रिया को बाद की ईपीवाईसी उत्पाद श्रृंखला में विस्तारित करेगी।
वेरानो एआई सर्वर में होस्ट सीपीयू की भूमिका संभालने के लक्ष्य के साथ, एजेंट-आधारित कृत्रिम बुद्धिमत्ता के लिए इंस्टिंक्ट एक्सेलेरेटर और एएमडी के रैक-स्तरीय सिस्टम लेआउट के साथ सहयोग करेगा। यह ईपीवाईसी प्रोसेसर से अलग है जो मेमोरी बैंडविड्थ, सीपीयू और जीपीयू इंटरकनेक्शन और सिस्टम-स्तरीय ऊर्जा दक्षता पर ध्यान केंद्रित करते हुए उच्चतम सामान्य-उद्देश्य कोर घनत्व का पीछा करता है। 2027 की लॉन्च योजना और एलपीडीडीआर इंटरफ़ेस को अपनाने के अलावा, एएमडी ने वेरानो के अंतिम कोर नंबर, विशिष्ट मेमोरी विनिर्देशों, बिजली की खपत, कीमत या बेंचमार्क परीक्षण परिणामों की घोषणा नहीं की है, इसलिए "192 कोर" को वर्तमान में पुष्टि किए गए एकल प्रोसेसर पैरामीटर के रूप में नहीं माना जा सकता है।
टिप्पणियाँ