संयुक्त राज्य अमेरिका के कई शीर्ष विश्वविद्यालयों ने एक नई मोनोलिथिक त्रि-आयामी (3डी) चिप को सफलतापूर्वक विकसित करने के लिए स्थानीय वेफर कारखानों के साथ सहयोग किया है। भंडारण और कंप्यूटिंग इकाइयाँ ऊर्ध्वाधर दिशा में बारीकी से खड़ी होती हैं। इससे चिप की आंतरिक डेटा ट्रांसमिशन गति में काफी सुधार होने की उम्मीद है। इसे कृत्रिम बुद्धिमत्ता हार्डवेयर की "मेमोरी वॉल" को तोड़ने में एक महत्वपूर्ण मील का पत्थर माना जाता है।
यह उपलब्धि स्टैनफोर्ड यूनिवर्सिटी, कार्नेगी मेलन यूनिवर्सिटी, पेनसिल्वेनिया यूनिवर्सिटी, एमआईटी और संयुक्त राज्य अमेरिका की एक स्थानीय फाउंड्री स्काईवाटर टेक्नोलॉजी द्वारा पूरी की गई। यह संयुक्त राज्य अमेरिका में एक वाणिज्यिक वेफर कारखाने में निर्मित पहली मोनोलिथिक 3डी चिप है। वर्तमान 3डी चिप्स में इसका वर्टिकल इंटरकनेक्शन वायरिंग घनत्व एक नई ऊंचाई पर पहुंच गया है। मापा और सिम्युलेटेड डिस्प्ले प्रदर्शन को पारंपरिक द्वि-आयामी चिप्स की तुलना में परिमाण के क्रम में सुधार किया जा सकता है। अनुसंधान टीम ने इस बात पर जोर दिया कि यह न केवल प्रदर्शन में एक सफलता है, बल्कि संयुक्त राज्य अमेरिका के लिए स्थानीय स्तर पर उन्नत चिप निर्माण को बढ़ावा देने के लिए एक नया प्रतिमान भी प्रदान करता है।
पारंपरिक द्वि-आयामी चिप्स के विपरीत, जो एक ही विमान पर सभी सर्किटों को "टाइल" करते हैं, यह प्रोटोटाइप चिप लंबवत रूप से स्टैक्ड होने के लिए अल्ट्रा-पतली सर्किट परतों की कई परतों का उपयोग करता है। प्रत्येक परत उच्च-घनत्व ऊर्ध्वाधर कनेक्शन के माध्यम से बारीकी से जुड़ी हुई है, ताकि डेटा स्टोरेज यूनिट और चिप के अंदर कंप्यूटिंग यूनिट के बीच "ऊपर और नीचे शटल" कर सके, जिससे ट्रांसमिशन पथ काफी छोटा हो जाए। इस तरह के आर्किटेक्चर के तहत, स्थानीय उपलब्ध मेमोरी में काफी वृद्धि होती है, और डेटा को रिमोट स्टोरेज और कंप्यूटिंग कोर के बीच बार-बार यात्रा करने की आवश्यकता नहीं होती है, जो मूल रूप से "मेमोरी वॉल" की बाधा को कम करती है जो लंबे समय से उच्च-प्रदर्शन और एआई चिप्स से ग्रस्त है।
"मेमोरी वॉल" कंप्यूटिंग इकाइयों की कंप्यूटिंग शक्ति के निरंतर सुधार को संदर्भित करता है, लेकिन आंतरिक चिप और बाहरी स्टोरेज के बीच डेटा ट्रांसफर दर को बनाए रखना मुश्किल है, जिससे प्रोसेसर को अक्सर "डेटा की प्रतीक्षा करनी पड़ती है" और कंप्यूटिंग शक्ति गंभीर रूप से बर्बाद हो जाती है। दशकों से, सेमीकंडक्टर उद्योग इस समस्या को कम करने के लिए मुख्य रूप से ट्रांजिस्टर के आकार को लगातार कम करने और एक ही विमान पर अधिक उपकरणों को पैक करने पर निर्भर रहा है। हालाँकि, यह मार्ग भौतिक सीमाओं के करीब पहुँच रहा है और इसे "सिकुड़ दीवार" के रूप में जाना जाता है। यह नई मोनोलिथिक 3डी चिप ऊर्ध्वाधर दिशा में स्टोरेज और लॉजिक सर्किट को एकीकृत करती है, जो चिप के अंदर "एलिवेटर शाफ्ट" की पंक्तियों के निर्माण के बराबर है, जिससे एक ही समय में उच्च गति पर विभिन्न "फर्शों" के बीच बड़ी मात्रा में डेटा प्रवाहित हो सकता है, इस प्रकार "मेमोरी वॉल" और "लघु दीवार" की दोहरी बाधाओं के तहत एक नया रास्ता मिल जाता है।
उद्योग ने पहले कई निर्मित चिप्स को ऊपर और नीचे रखकर एक 3डी सिस्टम बनाने की कोशिश की है। हालाँकि, यह "स्टैक्ड चिप" विधि अंतर-परत कनेक्शन में अक्सर खुरदरी और विरल होती है, और अभी भी स्पष्ट अड़चनें हैं। यह शोध एक "मोनोलिथिक" 3डी प्रक्रिया का उपयोग करता है: प्रत्येक कार्यात्मक परत को क्रम में उसी वेफर पर सीधे विकसित और संसाधित किया जाता है। कम तापमान वाली प्रक्रिया अंतर्निहित सर्किट को नुकसान से बचाती है, इसलिए उच्च घनत्व इंटरकनेक्शन छोटे पैमाने पर किया जा सकता है। ब्लूमिंगटन, मिन में पूरी तरह से स्काईवाटर के वाणिज्यिक वेफर फैब में पूरी की गई प्रक्रिया को प्रयोगशाला अवधारणा से स्केलेबल उत्पादन वास्तुकला के लिए एक महत्वपूर्ण कदम के रूप में देखा जाता है।
प्रदर्शन के संदर्भ में, प्रारंभिक हार्डवेयर परीक्षण से पता चलता है कि वर्तमान प्रोटोटाइप चिप ने तुलनीय द्वि-आयामी डिज़ाइन की तुलना में लगभग चार गुना प्रदर्शन सुधार हासिल किया है। आगे के सिमुलेशन परिणामों से पता चलता है कि जब ऊर्ध्वाधर स्टैकिंग परतों की संख्या में वृद्धि जारी रहती है और इस आधार पर एक उच्च "फ्लोर" आर्किटेक्चर बनाया जाता है, तो मेटा ओपन सोर्स बड़े मॉडल एलएलएएमए सहित वास्तविक एआई लोड पर समग्र प्रदर्शन में लगभग बारह गुना तक सुधार किया जा सकता है। अनुसंधान टीम ने विशेष रूप से जोर दिया कि नई वास्तुकला से सैद्धांतिक रूप से ऊर्जा-विलंब उत्पाद (ईडीपी) में 100 से 1,000 गुना सुधार प्राप्त करने की उम्मीद है, जो एक प्रमुख संकेतक है जो गति और ऊर्जा दक्षता के समग्र प्रदर्शन को मापता है।
डेटा स्थानांतरण दूरी को बहुत कम करने और ऊर्ध्वाधर चैनलों की संख्या में वृद्धि करके, चिप से प्रति ऑपरेशन उच्च थ्रूपुट और कम ऊर्जा खपत दोनों प्राप्त करने की उम्मीद है, जिससे प्रदर्शन और बिजली की खपत के बीच पारंपरिक "एक को चुनने" की आवश्यकता समाप्त हो जाएगी। शोधकर्ता इसे अगली पीढ़ी के बड़े पैमाने के एआई सिस्टम का समर्थन करने और "हजार गुना हार्डवेयर प्रदर्शन सुधार" के लक्ष्य की ओर बढ़ने के प्रमुख मार्गों में से एक मानते हैं। उनका मानना है कि यह सफलता भविष्य के एआई हार्डवेयर विकास के लिए एक नया तकनीकी आयाम खोलती है, जिसमें प्रशिक्षण और बड़े, अधिक जटिल और अधिक वास्तविक समय मॉडल चलाने की क्षमता शामिल है।
इस कार्य का महत्व उद्योग और प्रतिभा प्रशिक्षण के स्तर में भी परिलक्षित होता है: संयुक्त राज्य अमेरिका में एक स्थानीय वाणिज्यिक वेफर कारखाने में एकल 3डी चिप को सफलतापूर्वक टेप-आउट करके, टीम का मानना है कि इसने एक उन्नत चिप प्रणाली के निर्माण के लिए एक यथार्थवादी मॉडल प्रदान किया है जो "संयुक्त राज्य अमेरिका में डिज़ाइन किया गया है और संयुक्त राज्य अमेरिका में निर्मित किया गया है।" शोधकर्ता इसकी तुलना 1980 के दशक की एकीकृत सर्किट क्रांति से करते हैं - अमेरिकी विश्वविद्यालयों में चिप डिजाइन और विनिर्माण का अध्ययन करने वाले छात्रों के एक समूह ने सिलिकॉन उद्योग को आगे बढ़ाया। मोनोलिथिक 3डी एकीकरण में आज के बदलाव के लिए नई प्रक्रिया और वास्तुकला ज्ञान में महारत हासिल करने के लिए इंजीनियरों की एक नई पीढ़ी की भी आवश्यकता है।
यूएस माइक्रोइलेक्ट्रॉनिक्स कॉमन्स प्रोग्राम और कैलिफ़ोर्निया-पैसिफिक नॉर्थवेस्ट एआई हार्डवेयर हब (नॉर्थवेस्ट-एआई-हब) जैसी परियोजनाओं से वित्त पोषण और सहयोग के साथ, संबंधित विश्वविद्यालयों ने 3डी एकीकरण और एआई-विशिष्ट हार्डवेयर के आसपास व्यवस्थित प्रशिक्षण देना शुरू कर दिया है। प्रतिभागियों ने बताया कि स्थानीय स्तर पर उन्नत 3डी चिप्स का निर्माण करने में सक्षम होने का मतलब न केवल प्रदर्शन संकेतकों में अग्रणी होना है, बल्कि नवाचार की गति, आपूर्ति श्रृंखला सुरक्षा और एआई प्रौद्योगिकी के विकास की दिशा में अधिक पहल करना भी है।
रिपोर्टों के अनुसार, यह शोध स्टैनफोर्ड यूनिवर्सिटी के स्कूल ऑफ इंजीनियरिंग, कार्नेगी मेलॉन यूनिवर्सिटी के स्कूल ऑफ इंजीनियरिंग, यूनिवर्सिटी ऑफ पेंसिल्वेनिया के स्कूल ऑफ इंजीनियरिंग एंड एप्लाइड साइंस और मैसाचुसेट्स इंस्टीट्यूट ऑफ टेक्नोलॉजी में संयुक्त रूप से आयोजित किया गया था, जिसमें सभी चिप निर्माण स्काईवाटर टेक्नोलॉजी द्वारा नियंत्रित किया गया था। इस परियोजना को यूएस डिफेंस एडवांस्ड रिसर्च प्रोजेक्ट्स एजेंसी (डीएआरपीए), यूएस नेशनल साइंस फाउंडेशन ग्रेजुएट स्कॉलरशिप प्रोग्राम, सैमसंग, स्टैनफोर्ड प्रीकोर्ट इंस्टीट्यूट फॉर एनर्जी रिसर्च, स्टैनफोर्ड सिस्टमएक्स एलायंस, अमेरिकी रक्षा विभाग के "माइक्रोइलेक्ट्रॉनिक्स कॉमन्स" एआई हार्डवेयर हब, अमेरिकी ऊर्जा विभाग और नेशनल साइंस फाउंडेशन के "सेमीकंडक्टर फ्यूचर इनिशिएटिव" से धन प्राप्त हुआ है।
/ScitechDaily से संकलित