हाल के IEDM सम्मेलन में, TSMC ने अगली पीढ़ी के चिप पैकेजिंग के लिए एक प्रक्रिया रोडमैप का पूर्वावलोकन किया जो 2030 तक एक ट्रिलियन से अधिक ट्रांजिस्टर को पैकेज कर सकता है। यह इंटेल की दीर्घकालिक दृष्टि से मेल खाता है। इतनी बड़ी ट्रांजिस्टर गणना उन्नत मल्टी-चिप सेट 3डी पैकेजिंग के माध्यम से हासिल की जाएगी। लेकिन टीएसएमसी का लक्ष्य मोनोलिथिक चिप्स की जटिलता को बढ़ाना भी है, जिससे अंततः एक चिप पर 200 बिलियन ट्रांजिस्टर का डिज़ाइन प्राप्त हो सके।
इसके लिए TSMC को नियोजित N2, N2P, N1.4 और N1 नोड्स को लगातार अपग्रेड करने की आवश्यकता है। हालाँकि मल्टी-चिप सेट आर्किटेक्चर वर्तमान में लोकप्रियता हासिल कर रहे हैं, टीएसएमसी का मानना है कि पैकेजिंग घनत्व और कच्चे ट्रांजिस्टर घनत्व को एक साथ बढ़ाना चाहिए। सेरेब्रस के वेफर-स्तरीय डिज़ाइन को छोड़कर, NVIDIA का 80 बिलियन-ट्रांजिस्टर GH100 GPU आज उपलब्ध सबसे बड़े चिप्स में से एक है।
हालाँकि, टीएसएमसी का रोडमैप उस संख्या को दोगुना से अधिक करने का आह्वान करता है, पहले 100 बिलियन से अधिक ट्रांजिस्टर के मोनोलिथिक डिजाइन के साथ, और फिर अंततः 200 बिलियन तक। बेशक, जैसे-जैसे चिप का आकार बढ़ता है, उपज अधिक चुनौतीपूर्ण हो जाती है, यही कारण है कि उन्नत छोटी चिप पैकेजिंग महत्वपूर्ण हो जाती है।
AMD के MI300X और Intel के PonteVecchio जैसे मल्टी-चिप मॉड्यूल उत्पादों ने पीवीसी में 47 चिप्स सहित दर्जनों चिप्स को एकीकृत किया है। टीएसएमसी ने अपने CoWoS, InFO, 3D स्टैकिंग और कई अन्य तकनीकों के माध्यम से इस विस्तार को एक ट्रिलियन से अधिक ट्रांजिस्टर वाले चिप पैकेजों तक विस्तारित करने की कल्पना की है।
हालाँकि विस्तार दर हाल ही में धीमी हो गई है, टीएसएमसी अभी भी भविष्य की घनत्व आवश्यकताओं को पूरा करने के लिए पैकेजिंग और प्रक्रिया में सफलता हासिल करने को लेकर आश्वस्त है। फाउंड्रीज़ में निरंतर निवेश अगली पीढ़ी की सेमीकंडक्टर क्षमताओं को अनलॉक करने में प्रगति सुनिश्चित करता है। लेकिन रोडमैप कितना भी आक्रामक क्यों न हो, अंततः भौतिकी ही समयरेखा तय करेगी।