सार:
घरेलू DRAM निर्माता चांगक्सिन टेक्नोलॉजी के अगली पीढ़ी के मेमोरी टेक्नोलॉजी प्लेटफॉर्म G6 का तकनीकी संकेतक पूर्वानुमान हाल ही में लीक हो गया है।
योजना से पता चलता है कि चांगक्सिन जी6-पीढ़ी की मेमोरी का उत्पादन करने के लिए डीयूवी लिथोग्राफी प्रक्रिया का उपयोग करना जारी रखेगा, जिसके 2028 तक लॉन्च होने की उम्मीद है। चिप इकाई क्षेत्र को जी5 पीढ़ी में 0.00128205 वर्ग माइक्रोन से घटाकर 0.000896 वर्ग माइक्रोन कर दिया जाएगा, जो 30% की कमी है।
ईयूवी लिथोग्राफी मशीनों की अनुपस्थिति में, चांगक्सिन डीयूवी प्रक्रिया संयोजन के गहन अनुकूलन के माध्यम से इस तकनीक की भौतिक सीमाओं के करीब पहुंच रहा है।
एक्स प्लेटफ़ॉर्म तकनीशियन फ्रेडरिक चेन द्वारा जारी किए गए पूर्वानुमान डेटा के अनुसार, जी 6 का इकाई क्षेत्र संकुचन 193 एनएम डीयूवी विसर्जन लिथोग्राफी मशीन को स्व-संरेखित क्वाड्रपल पैटर्निंग (एसएक्यूपी) तकनीक के साथ अनुकूलित करके प्राप्त किया जाएगा, और कुछ स्तर स्व-संरेखित डबल पैटर्निंग (एसएडीपी) प्रक्रिया का उपयोग करेंगे।
प्रक्रिया नोड संकेतकों के परिप्रेक्ष्य से, G6 की WL (वर्ड लाइन) रिक्ति को G5 के 33.3 नैनोमीटर से घटाकर 28 नैनोमीटर कर दिया जाएगा, BL (बिट लाइन) रिक्ति को 38.5 नैनोमीटर से घटाकर 32 नैनोमीटर कर दिया जाएगा, और AA (सक्रिय क्षेत्र) रिक्ति को 23.9 नैनोमीटर से घटाकर 20 नैनोमीटर कर दिया जाएगा।
फोटोरेसिस्ट समाधान को एक साथ अपग्रेड किया जाएगा। AA कटिंग परत को 193i LE4 से 193i LE4 या X-SADP में अपग्रेड किया जाएगा, और बिट लाइन संपर्क परत के लिए X-SADP विकल्प भी पेश किया जाएगा।
बॉन्डिंग प्रक्रिया का पहला परिचय G6 योजना में सबसे महत्वपूर्ण तकनीकी चर है।
पूर्वानुमान तालिका में, G6 की M0 परत को "193i LELE बॉन्डेड" के रूप में चिह्नित किया गया है, जिसका अर्थ है कि चांगक्सिन परिधीय लॉजिक सर्किट से DRAM स्टोरेज सरणी को अलग करने और फिर इंटरकनेक्ट्स को स्टैक करने के लिए वेफर-स्तरीय हाइब्रिड बॉन्डिंग का उपयोग करने की योजना बना रहा है।यह विचार 4F² वास्तुकला पर चांगक्सिन के तकनीकी लेआउट के साथ अत्यधिक सुसंगत है। चांगक्सिन टेक्नोलॉजी के अध्यक्ष काओ कान्यू ने चौथे एकीकृत चिप और चिप सम्मेलन में यह स्पष्ट किया कि 4F² आर्किटेक्चर की मुख्य सफलताओं में से एक DRAM को CMOS प्रक्रियाओं से अलग करना और फिर वेफर-स्तरीय हाइब्रिड बॉन्डिंग के माध्यम से उच्च गति इंटरकनेक्शन प्राप्त करना है। यह DRAM के लिए द्वि-आयामी स्केलिंग से त्रि-आयामी एकीकरण तक एक महत्वपूर्ण मोड़ है। चांगक्सिन को इस साल के अंत तक इस तकनीक को शामिल करते हुए DDR5 RDIMM उत्पादों की एक नई पीढ़ी लॉन्च करने की उम्मीद है।
G6 6F² मेमोरी चिप संरचना का अंतिम पीढ़ी का उत्पाद हो सकता है। पूर्वानुमान बताता है कि
चांगक्सिन ने पहले से ही 3डी मेमोरी तकनीक तैयार कर ली है, और इसकी 3डी डीआरएएम स्टैकिंग परतें 64 से अधिक परतों तक पहुंच सकती हैं। उम्मीद है कि 2030 के बाद लॉन्च किए गए G7 पीढ़ी के उत्पाद 4F² संरचना या 3D मेमोरी आर्किटेक्चर में स्थानांतरित हो सकते हैं।
टिप्पणियाँ